Changeset 76cec1e in mainline for arch/mips/src


Ignore:
Timestamp:
2005-07-15T21:57:30Z (21 years ago)
Author:
Jakub Jermar <jakub@…>
Branches:
lfn, master, serial, ticket/834-toolchain-update, topic/msim-upgrade, topic/simplify-dev-export
Children:
b4a4c5e3
Parents:
e41c47e
Message:

Huge indentation fix.

Location:
arch/mips/src
Files:
4 edited

Legend:

Unmodified
Added
Removed

  • arch/mips/src/cpu/cpu.c

    re41c47e r76cec1e  
    4040        char *model;
    4141} imp_data[] = {
    42     { "Invalid", "Invalid" },   /* 0x00 */
    43     { "MIPS", "R2000" },        /* 0x01 */
    44     { "MIPS", "R3000" },        /* 0x02 */
    45     { "MIPS", "R6000" },        /* 0x03 */
    46     { "MIPS", " R4000/R4400" }, /* 0x04 */
    47     { "LSI Logic", "R3000" },   /* 0x05 */
    48     { "MIPS", "R6000A" },       /* 0x06 */
    49     { "IDT", "3051/3052" },     /* 0x07 */
    50     { "Invalid", "Invalid" },   /* 0x08 */
    51     { "MIPS", "R10000/T5" },    /* 0x09 */
    52     { "MIPS", "R4200" },        /* 0x0a */
    53     { "Unknown", "Unknown" },   /* 0x0b */
    54     { "Unknown", "Unknown" },   /* 0x0c */
    55     { "Invalid", "Invalid" },   /* 0x0d */
    56     { "Invalid", "Invalid" },   /* 0x0e */
    57     { "Invalid", "Invalid" },   /* 0x0f */
    58     { "MIPS", "R8000" },        /* 0x10 */
    59     { "Invalid", "Invalid" },   /* 0x11 */
    60     { "Invalid", "Invalid" },   /* 0x12 */
    61     { "Invalid", "Invalid" },   /* 0x13 */
    62     { "Invalid", "Invalid" },   /* 0x14 */
    63     { "Invalid", "Invalid" },   /* 0x15 */
    64     { "Invalid", "Invalid" },   /* 0x16 */
    65     { "Invalid", "Invalid" },   /* 0x17 */
    66     { "Invalid", "Invalid" },   /* 0x18 */
    67     { "Invalid", "Invalid" },   /* 0x19 */
    68     { "Invalid", "Invalid" },   /* 0x1a */
    69     { "Invalid", "Invalid" },   /* 0x1b */
    70     { "Invalid", "Invalid" },   /* 0x1c */
    71     { "Invalid", "Invalid" },   /* 0x1d */
    72     { "Invalid", "Invalid" },   /* 0x1e */
    73     { "Invalid", "Invalid" },   /* 0x1f */
    74     { "QED", "R4600" },         /* 0x20 */
    75     { "Sony", "R3000" },        /* 0x21 */
    76     { "Toshiba", "R3000" },     /* 0x22 */
    77     { "NKK", "R3000" }          /* 0x23 */
     42        { "Invalid", "Invalid" },       /* 0x00 */
     43        { "MIPS", "R2000" },            /* 0x01 */
     44        { "MIPS", "R3000" },            /* 0x02 */
     45        { "MIPS", "R6000" },            /* 0x03 */
     46        { "MIPS", " R4000/R4400" },     /* 0x04 */
     47        { "LSI Logic", "R3000" },       /* 0x05 */
     48        { "MIPS", "R6000A" },           /* 0x06 */
     49        { "IDT", "3051/3052" },         /* 0x07 */
     50        { "Invalid", "Invalid" },       /* 0x08 */
     51        { "MIPS", "R10000/T5" },        /* 0x09 */
     52        { "MIPS", "R4200" },            /* 0x0a */
     53        { "Unknown", "Unknown" },       /* 0x0b */
     54        { "Unknown", "Unknown" },       /* 0x0c */
     55        { "Invalid", "Invalid" },       /* 0x0d */
     56        { "Invalid", "Invalid" },       /* 0x0e */
     57        { "Invalid", "Invalid" },       /* 0x0f */
     58        { "MIPS", "R8000" },            /* 0x10 */
     59        { "Invalid", "Invalid" },       /* 0x11 */
     60        { "Invalid", "Invalid" },       /* 0x12 */
     61        { "Invalid", "Invalid" },       /* 0x13 */
     62        { "Invalid", "Invalid" },       /* 0x14 */
     63        { "Invalid", "Invalid" },       /* 0x15 */
     64        { "Invalid", "Invalid" },       /* 0x16 */
     65        { "Invalid", "Invalid" },       /* 0x17 */
     66        { "Invalid", "Invalid" },       /* 0x18 */
     67        { "Invalid", "Invalid" },       /* 0x19 */
     68        { "Invalid", "Invalid" },       /* 0x1a */
     69        { "Invalid", "Invalid" },       /* 0x1b */
     70        { "Invalid", "Invalid" },       /* 0x1c */
     71        { "Invalid", "Invalid" },       /* 0x1d */
     72        { "Invalid", "Invalid" },       /* 0x1e */
     73        { "Invalid", "Invalid" },       /* 0x1f */
     74        { "QED", "R4600" },             /* 0x20 */
     75        { "Sony", "R3000" },            /* 0x21 */
     76        { "Toshiba", "R3000" },         /* 0x22 */
     77        { "NKK", "R3000" }              /* 0x23 */
    7878};
    7979

  • arch/mips/src/interrupt.c

    re41c47e r76cec1e  
    3636pri_t cpu_priority_high(void)
    3737{
    38     pri_t pri = (pri_t) cp0_status_read();
    39     cp0_status_write(pri & ~cp0_status_ie_enabled_bit);
    40     return pri;
     38        pri_t pri = (pri_t) cp0_status_read();
     39        cp0_status_write(pri & ~cp0_status_ie_enabled_bit);
     40        return pri;
    4141}
    4242
    4343pri_t cpu_priority_low(void)
    4444{
    45     pri_t pri = (pri_t) cp0_status_read();
    46     cp0_status_write(pri | cp0_status_ie_enabled_bit);
    47     return pri;
     45        pri_t pri = (pri_t) cp0_status_read();
     46        cp0_status_write(pri | cp0_status_ie_enabled_bit);
     47        return pri;
    4848}
    4949
    5050void cpu_priority_restore(pri_t pri)
    5151{
    52     cp0_status_write(cp0_status_read() | (pri & cp0_status_ie_enabled_bit));
     52        cp0_status_write(cp0_status_read() | (pri & cp0_status_ie_enabled_bit));
    5353}
    5454
    5555pri_t cpu_priority_read(void)
    5656{
    57     return cp0_status_read();
     57        return cp0_status_read();
    5858}
    5959
    … …  
    8585                                case 7: /* Timer Interrupt */
    8686                                        cp0_compare_write(cp0_compare_value); /* clear timer interrupt */
    87                                     /* start counting over again */
    88                                         cp0_count_write(0);                                 
     87                                        /* start counting over again */
     88                                        cp0_count_write(0);
    8989                                        clock();
    9090                                        break;

  • arch/mips/src/mips.c

    re41c47e r76cec1e  
    3838         */
    3939        cp0_status_write(cp0_status_read() & ~(cp0_status_bev_bootstrap_bit|cp0_status_erl_error_bit));
    40    
     40
    4141        /*
    4242         * Unmask hardware clock interrupt.
    4343         */
    4444        cp0_status_write(cp0_status_read() | (1<<cp0_status_im7_shift));
    45    
     45
    4646        /*
    4747         * Start hardware clock.

  • arch/mips/src/start.S

    re41c47e r76cec1e  
    5252        j cache_error_handler
    5353        nop
    54    
     54
    5555.org 0x180
    5656exception_entry:
    … …  
    5858        sub $29, STACK_SPACE
    5959        REGISTERS_STORE $29
    60    
     60
    6161        jal exception
    6262        nop
    63    
     63
    6464        REGISTERS_LOAD $29
    6565        add $29, STACK_SPACE
    … …  
    7070        sub $29, STACK_SPACE
    7171        REGISTERS_STORE $29
    72    
     72
    7373        jal tlb_refill
    7474        nop
    75    
     75
    7676        REGISTERS_LOAD $29
    7777        add $29, STACK_SPACE
    78    
     78
    7979        eret
    8080
    … …  
    8585        jal cache_error
    8686        nop
    87    
     87
    8888        REGISTERS_LOAD $29
    8989        add $29, STACK_SPACE
Note: See TracChangeset for help on using the changeset viewer.