Changeset b9e97fb in mainline for arch/amd64/src


Ignore:
Timestamp:
2005-08-31T10:53:34Z (20 years ago)
Author:
Ondrej Palkovsky <ondrap@…>
Branches:
lfn, master, serial, ticket/834-toolchain-update, topic/msim-upgrade, topic/simplify-dev-export
Children:
8f91729
Parents:
9756131
Message:

Better types for ia32 drivers, so that they can be reused in amd64.
Build script cleanup amd64.
New code / not working yet / in amd64.

Location:
arch/amd64/src
Files:
2 added
3 edited

Legend:

Unmodified
Added
Removed

  • arch/amd64/src/boot/boot.S

    r9756131 rb9e97fb  
    6767        # Load gdtr, idtr
    6868        lgdt gdtr_inst
     69        # Load idtr, but it contains mess - we should not get interrupt
     70        # anyway
    6971        lidt idtr_inst
    7072       
    … …  
    7375        movl %eax,%cr0                  # switch to protected mode
    7476
    75         jmpl $selector(KTEXT32_DES), $now_in_prot
     77        jmpl $gdtselector(KTEXT32_DES), $now_in_prot
    7678
    7779no_long_mode:
    … …  
    8385now_in_prot: 
    8486        # Set up stack & data descriptors
    85         movw $selector(KDATA_DES), %ax
     87        movw $gdtselector(KDATA_DES), %ax
    8688        movw %ax, %ds
    8789        movw %ax, %fs
    … …  
    111113       
    112114        # At this point we are in compatibility mode
    113         jmpl $selector(KTEXT_DES), $start64
     115        jmpl $gdtselector(KTEXT_DES), $start64
    114116
    115117.code64
    … …  
    117119        movq START_STACK_64, %rsp
    118120       
    119         lidt idtr_inst
    120        
    121121        call main_bsp   # never returns
    1221221:
    123123        jmp 1b
    124                        
    125 
     124                               
    126125.section K_DATA_START
    127126.align 4096
     127
     128# Identical mapping of first 16MB and the same of -2GB -> 0     
    128129.global ptl_2
    129130ptl_2: 
    … …  
    154155.global gdtr_inst                               
    155156gdtr_inst:
    156         .word selector(GDT_ITEMS)
     157        .word gdtselector(GDT_ITEMS)
    157158        .long KA2PA(gdt)
    158159
    159160.global idtr_inst
    160161idtr_inst:
    161         .word 0
     162        .word idtselector(IDT_ITEMS)
    162163        .long KA2PA(idt)

  • arch/amd64/src/dummy.s

    r9756131 rb9e97fb  
    2929.text
    3030
    31 .global cpu_priority_high
    32 .global cpu_priority_low
    33 .global cpu_priority_read
    34 .global cpu_priority_restore
    3531.global userspace
    3632.global before_thread_runs_arch
    … …  
    4137.global cpu_print_report
    4238.global get_memory_size
    43 .global arch_pre_mm_init
    44 .global arch_post_mm_init
    4539.global arch_late_init
    4640.global calibrate_delay_loop
    47 .global asm_delay_loop
    4841.global cpu_halt
    4942.global page_arch_init
    5043.global frame_arch_init
    5144.global dummy
    52 .global asm_delay_loop
     45.global trap_register
     46.global trap_virtual_eoi
     47.global trap_virtual_enable_irqs
     48.global rdtsc
     49.global trap_virtual_disable_irqs
     50.global enable_irqs_function
     51.global disable_irqs_function
     52.global eoi_function
     53.global syscall
     54       
     55.global null_interrupt
     56.global interrupt_handler_size
     57.global gp_fault
     58.global nm_fault
     59.global ss_fault
     60.global tss_p
     61.global interrupt_handlers
    5362.global memcpy
    5463
    55 cpu_priority_high:
    56 cpu_priority_low:
    57 cpu_priority_restore:
    58 cpu_priority_read:
    59 asm_delay_loop:
     64null_interrupt:
     65interrupt_handler_size:
     66interrupt_handlers:     
     67gp_fault:
     68nm_fault:
     69ss_fault:
     70tss_p: 
     71       
     72eoi_function:
     73syscall:       
     74enable_irqs_function:
     75disable_irqs_function: 
     76rdtsc:
     77trap_virtual_eoi:
     78trap_virtual_enable_irqs:
     79trap_virtual_disable_irqs:     
     80trap_register: 
    6081before_thread_runs_arch:
    6182userspace:
    6283calibrate_delay_loop:
    63 asm_delay_loop:
    6484panic_printf:
    6585cpu_identify:
    … …  
    6888cpu_print_report:
    6989get_memory_size:
    70 arch_pre_mm_init:
    71 arch_post_mm_init:
    7290arch_late_init:
    7391calibrate_delay_loop:

  • arch/amd64/src/pm.c

    r9756131 rb9e97fb  
    3030#include <arch/mm/page.h>
    3131#include <arch/types.h>
    32 
     32#include <arch/interrupt.h>
     33#include <arch/asm.h>
     34
     35#include <config.h>
     36
     37#include <memstr.h>
     38#include <mm/heap.h>
     39#include <debug.h>
    3340
    3441/*
    … …  
    7279          .longmode    = 1,
    7380          .special     = 0,
    74           .granularity = 0,
     81          .granularity = 1,
    7582          .base_24_31  = 0 },
    7683        /* UDATA descriptor */
    … …  
    96103          .granularity = 1,
    97104          .base_24_31  = 0 },
    98         /* TSS descriptor - set up will be completed later */
     105        /* TSS descriptor - set up will be completed later,
     106         * on AMD64 it is 64-bit - 2 items in table */
     107        { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 },
    99108        { 0, 0, 0, 0, 0, 0, 0, 0, 0, 0 }
    100109};
    101110
     111struct ptr_16_64 gdtr = {.limit = sizeof(gdtr), .base= (__u64) &gdtr };
     112
    102113struct idescriptor idt[IDT_ITEMS];
    103114
    104115static struct tss tss;
    105116
    106 /* Does not compile correctly if it does not exist */
     117/* TODO: Does not compile correctly if it does not exist ???? */
    107118int __attribute__ ((section ("K_DATA_START"))) __fake;
     119
     120void gdt_tss_setbase(struct descriptor *d, __address base)
     121{
     122        struct tss_descriptor *td = (struct tss_descriptor *) d;
     123
     124        td->base_0_15 = base & 0xffff;
     125        td->base_16_23 = ((base) >> 16) & 0xff;
     126        td->base_24_31 = ((base) >> 24) & 0xff;
     127        td->base_32_63 = ((base) >> 32);
     128}
     129
     130void gdt_tss_setlimit(struct descriptor *d, __u32 limit)
     131{
     132        struct tss_descriptor *td = (struct tss_descriptor *) d;
     133
     134        td->limit_0_15 = limit & 0xffff;
     135        td->limit_16_19 = (limit >> 16) & 0xf;
     136}
     137
     138void idt_setoffset(struct idescriptor *d, __address offset)
     139{
     140        /*
     141         * Offset is a linear address.
     142         */
     143        d->offset_0_15 = offset & 0xffff;
     144        d->offset_16_31 = offset >> 16 & 0xffff;
     145        d->offset_32_63 = offset >> 32;
     146}
     147
     148void tss_initialize(struct tss *t)
     149{
     150        memsetb((__address) t, sizeof(struct tss), 0);
     151}
     152
     153/*
     154 * This function takes care of proper setup of IDT and IDTR.
     155 */
     156void idt_init(void)
     157{
     158        struct idescriptor *d;
     159        int i;
     160
     161        for (i = 0; i < IDT_ITEMS; i++) {
     162                d = &idt[i];
     163
     164                d->unused = 0;
     165                d->selector = idtselector(KTEXT_DES);
     166
     167                d->present = 1;
     168                d->type = AR_INTERRUPT; /* masking interrupt */
     169
     170                if (i == VECTOR_SYSCALL) {
     171                        /*
     172                         * The syscall interrupt gate must be calleable from userland.
     173                         */
     174                        d->dpl |= PL_USER;
     175                }
     176               
     177                idt_setoffset(d, ((__address) interrupt_handlers) + i*interrupt_handler_size);
     178                trap_register(i, null_interrupt);
     179        }
     180        trap_register(13, gp_fault);
     181        trap_register( 7, nm_fault);
     182        trap_register(12, ss_fault);
     183}
     184
     185
     186/* Clean IOPL(12,13) and NT(14) flags in EFLAGS register */
     187static void clean_IOPL_NT_flags(void)
     188{
     189        asm
     190        (
     191                "pushfq;"
     192                "pop %%rax;"
     193                "and $~(0x7000),%%rax;"
     194                "pushq %%rax;"
     195                "popfq;"
     196                :
     197                :
     198                :"%rax"
     199        );
     200}
     201
     202/* Clean AM(18) flag in CR0 register */
     203static void clean_AM_flag(void)
     204{
     205        asm
     206        (
     207                "mov %%cr0,%%rax;"
     208                "and $~(0x40000),%%rax;"
     209                "mov %%rax,%%cr0;"
     210                :
     211                :
     212                :"%rax"
     213        );
     214}
     215
     216void pm_init(void)
     217{
     218        struct descriptor *gdt_p = (struct descriptor *) PA2KA(gdtr.base);
     219        struct tss_descriptor *tss_d;
     220
     221        /*
     222         * Each CPU has its private GDT and TSS.
     223         * All CPUs share one IDT.
     224         */
     225
     226        if (config.cpu_active == 1) {
     227                idt_init();
     228                /*
     229                 * NOTE: bootstrap CPU has statically allocated TSS, because
     230                 * the heap hasn't been initialized so far.
     231                 */
     232                tss_p = &tss;
     233        }
     234        else {
     235                tss_p = (struct tss *) malloc(sizeof(struct tss));
     236                if (!tss_p)
     237                        panic("could not allocate TSS\n");
     238        }
     239
     240        tss_initialize(tss_p);
     241
     242        tss_d = (struct tss_descriptor *) &gdt_p[TSS_DES];
     243        tss_d[TSS_DES].present = 1;
     244        tss_d[TSS_DES].type = AR_TSS;
     245        tss_d[TSS_DES].dpl = PL_KERNEL;
     246       
     247        gdt_tss_setbase(&gdt_p[TSS_DES], (__address) tss_p);
     248        gdt_tss_setlimit(&gdt_p[TSS_DES], sizeof(struct tss) - 1);
     249
     250        /*
     251         * As of this moment, the current CPU has its own GDT pointing
     252         * to its own TSS. We just need to load the TR register.
     253         */
     254        __asm__("ltr %0" : : "r" ((__u16) gdtselector(TSS_DES)));
     255       
     256        clean_IOPL_NT_flags();    /* Disable I/O on nonprivileged levels */
     257        clean_AM_flag();          /* Disable alignment check */
     258}
Note: See TracChangeset for help on using the changeset viewer.