Changeset 3bacee1 in mainline for kernel/arch/sparc64/include


Ignore:
Timestamp:
2018-04-12T16:27:17Z (8 years ago)
Author:
Jiri Svoboda <jiri@…>
Branches:
lfn, master, serial, ticket/834-toolchain-update, topic/msim-upgrade, topic/simplify-dev-export
Children:
3cf22f9
Parents:
76d0981d
git-author:
Jiri Svoboda <jiri@…> (2018-04-11 19:25:33)
git-committer:
Jiri Svoboda <jiri@…> (2018-04-12 16:27:17)
Message:

Make ccheck-fix again and commit more good files.

File:
1 edited

Legend:

Unmodified
Added
Removed

  • kernel/arch/sparc64/include/arch/asm.h

    r76d0981d r3bacee1  
    9393
    9494        asm volatile (
    95                 "rdpr %%pstate, %[v]\n"
    96                 : [v] "=r" (v)
     95            "rdpr %%pstate, %[v]\n"
     96            : [v] "=r" (v)
    9797        );
    9898
    … …  
    108108{
    109109        asm volatile (
    110                 "wrpr %[v], %[zero], %%pstate\n"
    111                 :: [v] "r" (v),
    112                    [zero] "i" (0)
     110            "wrpr %[v], %[zero], %%pstate\n"
     111            :: [v] "r" (v),
     112              [zero] "i" (0)
    113113        );
    114114}
    … …  
    124124
    125125        asm volatile (
    126                 "rd %%tick_cmpr, %[v]\n"
    127                 : [v] "=r" (v)
     126            "rd %%tick_cmpr, %[v]\n"
     127            : [v] "=r" (v)
    128128        );
    129129
    … …  
    139139{
    140140        asm volatile (
    141                 "wr %[v], %[zero], %%tick_cmpr\n"
    142                 :: [v] "r" (v),
    143                    [zero] "i" (0)
     141            "wr %[v], %[zero], %%tick_cmpr\n"
     142            :: [v] "r" (v),
     143              [zero] "i" (0)
    144144        );
    145145}
    … …  
    155155
    156156        asm volatile (
    157                 "rd %%asr25, %[v]\n"
    158                 : [v] "=r" (v)
     157            "rd %%asr25, %[v]\n"
     158            : [v] "=r" (v)
    159159        );
    160160
    … …  
    170170{
    171171        asm volatile (
    172                 "wr %[v], %[zero], %%asr25\n"
    173                 :: [v] "r" (v),
    174                    [zero] "i" (0)
     172            "wr %[v], %[zero], %%asr25\n"
     173            :: [v] "r" (v),
     174              [zero] "i" (0)
    175175        );
    176176}
    … …  
    186186
    187187        asm volatile (
    188                 "rdpr %%tick, %[v]\n"
    189                 : [v] "=r" (v)
     188            "rdpr %%tick, %[v]\n"
     189            : [v] "=r" (v)
    190190        );
    191191
    … …  
    201201{
    202202        asm volatile (
    203                 "wrpr %[v], %[zero], %%tick\n"
    204                 :: [v] "r" (v),
    205                    [zero] "i" (0)
     203            "wrpr %[v], %[zero], %%tick\n"
     204            :: [v] "r" (v),
     205              [zero] "i" (0)
    206206        );
    207207}
    … …  
    217217
    218218        asm volatile (
    219                 "rd %%fprs, %[v]\n"
    220                 : [v] "=r" (v)
     219            "rd %%fprs, %[v]\n"
     220            : [v] "=r" (v)
    221221        );
    222222
    … …  
    232232{
    233233        asm volatile (
    234                 "wr %[v], %[zero], %%fprs\n"
    235                 :: [v] "r" (v),
    236                    [zero] "i" (0)
     234            "wr %[v], %[zero], %%fprs\n"
     235            :: [v] "r" (v),
     236              [zero] "i" (0)
    237237        );
    238238}
    … …  
    248248
    249249        asm volatile (
    250                 "rd %%softint, %[v]\n"
    251                 : [v] "=r" (v)
     250            "rd %%softint, %[v]\n"
     251            : [v] "=r" (v)
    252252        );
    253253
    … …  
    263263{
    264264        asm volatile (
    265                 "wr %[v], %[zero], %%softint\n"
    266                 :: [v] "r" (v),
    267                    [zero] "i" (0)
     265            "wr %[v], %[zero], %%softint\n"
     266            :: [v] "r" (v),
     267              [zero] "i" (0)
    268268        );
    269269}
    … …  
    279279{
    280280        asm volatile (
    281                 "wr %[v], %[zero], %%clear_softint\n"
    282                 :: [v] "r" (v),
    283                    [zero] "i" (0)
     281            "wr %[v], %[zero], %%clear_softint\n"
     282            :: [v] "r" (v),
     283              [zero] "i" (0)
    284284        );
    285285}
    … …  
    295295{
    296296        asm volatile (
    297                 "wr %[v], %[zero], %%set_softint\n"
    298                 :: [v] "r" (v),
    299                    [zero] "i" (0)
     297            "wr %[v], %[zero], %%set_softint\n"
     298            :: [v] "r" (v),
     299              [zero] "i" (0)
    300300        );
    301301}
    … …  
    309309 *
    310310 */
    311 NO_TRACE static inline ipl_t interrupts_enable(void) {
     311NO_TRACE static inline ipl_t interrupts_enable(void)
     312{
    312313        pstate_reg_t pstate;
    313314        uint64_t value = pstate_read();
    … …  
    328329 *
    329330 */
    330 NO_TRACE static inline ipl_t interrupts_disable(void) {
     331NO_TRACE static inline ipl_t interrupts_disable(void)
     332{
    331333        pstate_reg_t pstate;
    332334        uint64_t value = pstate_read();
    … …  
    346348 *
    347349 */
    348 NO_TRACE static inline void interrupts_restore(ipl_t ipl) {
     350NO_TRACE static inline void interrupts_restore(ipl_t ipl)
     351{
    349352        pstate_reg_t pstate;
    350353
    … …  
    361364 *
    362365 */
    363 NO_TRACE static inline ipl_t interrupts_read(void) {
     366NO_TRACE static inline ipl_t interrupts_read(void)
     367{
    364368        return (ipl_t) pstate_read();
    365369}
    … …  
    390394
    391395        asm volatile (
    392                 "add %%sp, %[stack_bias], %[unbiased_sp]\n"
    393                 : [unbiased_sp] "=r" (unbiased_sp)
    394                 : [stack_bias] "i" (STACK_BIAS)
     396            "add %%sp, %[stack_bias], %[unbiased_sp]\n"
     397            : [unbiased_sp] "=r" (unbiased_sp)
     398            : [stack_bias] "i" (STACK_BIAS)
    395399        );
    396400
    … …  
    408412
    409413        asm volatile (
    410                 "rdpr %%ver, %[v]\n"
    411                 : [v] "=r" (v)
     414            "rdpr %%ver, %[v]\n"
     415            : [v] "=r" (v)
    412416        );
    413417
    … …  
    425429
    426430        asm volatile (
    427                 "rdpr %%tpc, %[v]\n"
    428                 : [v] "=r" (v)
     431            "rdpr %%tpc, %[v]\n"
     432            : [v] "=r" (v)
    429433        );
    430434
    … …  
    442446
    443447        asm volatile (
    444                 "rdpr %%tl, %[v]\n"
    445                 : [v] "=r" (v)
     448            "rdpr %%tl, %[v]\n"
     449            : [v] "=r" (v)
    446450        );
    447451
    … …  
    459463
    460464        asm volatile (
    461                 "rdpr %%tba, %[v]\n"
    462                 : [v] "=r" (v)
     465            "rdpr %%tba, %[v]\n"
     466            : [v] "=r" (v)
    463467        );
    464468
    … …  
    474478{
    475479        asm volatile (
    476                 "wrpr %[v], %[zero], %%tba\n"
    477                 :: [v] "r" (v),
    478                    [zero] "i" (0)
     480            "wrpr %[v], %[zero], %%tba\n"
     481            :: [v] "r" (v),
     482              [zero] "i" (0)
    479483        );
    480484}
    … …  
    494498
    495499        asm volatile (
    496                 "ldxa [%[va]] %[asi], %[v]\n"
    497                 : [v] "=r" (v)
    498                 : [va] "r" (va),
    499                   [asi] "i" ((unsigned int) asi)
     500            "ldxa [%[va]] %[asi], %[v]\n"
     501            : [v] "=r" (v)
     502            : [va] "r" (va),
     503              [asi] "i" ((unsigned int) asi)
    500504        );
    501505
    … …  
    513517{
    514518        asm volatile (
    515                 "stxa %[v], [%[va]] %[asi]\n"
    516                 :: [v] "r" (v),
    517                    [va] "r" (va),
    518                    [asi] "i" ((unsigned int) asi)
    519                 : "memory"
     519            "stxa %[v], [%[va]] %[asi]\n"
     520            :: [v] "r" (v),
     521              [va] "r" (va),
     522              [asi] "i" ((unsigned int) asi)
     523            : "memory"
    520524        );
    521525}
Note: See TracChangeset for help on using the changeset viewer.