Changeset 3bacee1 in mainline for kernel/arch/mips32


Ignore:
Timestamp:
2018-04-12T16:27:17Z (7 years ago)
Author:
Jiri Svoboda <jiri@…>
Branches:
lfn, master, serial, ticket/834-toolchain-update, topic/msim-upgrade, topic/simplify-dev-export
Children:
3cf22f9
Parents:
76d0981d
git-author:
Jiri Svoboda <jiri@…> (2018-04-11 19:25:33)
git-committer:
Jiri Svoboda <jiri@…> (2018-04-12 16:27:17)
Message:

Make ccheck-fix again and commit more good files.

Location:
kernel/arch/mips32
Files:
5 edited

Legend:

Unmodified
Added
Removed
  • kernel/arch/mips32/include/arch/asm.h

    r76d0981d r3bacee1  
    5757
    5858        asm volatile (
    59                 "and %[base], $29, %[mask]\n"
    60                 : [base] "=r" (base)
    61                 : [mask] "r" (~(STACK_SIZE - 1))
     59            "and %[base], $29, %[mask]\n"
     60            : [base] "=r" (base)
     61            : [mask] "r" (~(STACK_SIZE - 1))
    6262        );
    6363
  • kernel/arch/mips32/include/arch/mm/tlb.h

    r76d0981d r3bacee1  
    8282                unsigned : 2;       /* zero */
    8383#endif
    84         } __attribute__ ((packed));
     84        } __attribute__((packed));
    8585        uint32_t value;
    8686} entry_lo_t;
     
    9797                unsigned vpn2 : 19;
    9898#endif
    99         } __attribute__ ((packed));
     99        } __attribute__((packed));
    100100        uint32_t value;
    101101} entry_hi_t;
     
    112112                unsigned : 7;
    113113#endif
    114         } __attribute__ ((packed));
     114        } __attribute__((packed));
    115115        uint32_t value;
    116116} page_mask_t;
     
    127127                unsigned p : 1;
    128128#endif
    129         } __attribute__ ((packed));
     129        } __attribute__((packed));
    130130        uint32_t value;
    131131} tlb_index_t;
  • kernel/arch/mips32/src/debugger.c

    r76d0981d r3bacee1  
    102102        uint32_t value;
    103103} jmpinstr[] = {
    104         {0xf3ff0000, 0x41000000},  /* BCzF */
    105         {0xf3ff0000, 0x41020000},  /* BCzFL */
    106         {0xf3ff0000, 0x41010000},  /* BCzT */
    107         {0xf3ff0000, 0x41030000},  /* BCzTL */
    108         {0xfc000000, 0x10000000},  /* BEQ */
    109         {0xfc000000, 0x50000000},  /* BEQL */
    110         {0xfc1f0000, 0x04010000},  /* BEQL */
    111         {0xfc1f0000, 0x04110000},  /* BGEZAL */
    112         {0xfc1f0000, 0x04130000},  /* BGEZALL */
    113         {0xfc1f0000, 0x04030000},  /* BGEZL */
    114         {0xfc1f0000, 0x1c000000},  /* BGTZ */
    115         {0xfc1f0000, 0x5c000000},  /* BGTZL */
    116         {0xfc1f0000, 0x18000000},  /* BLEZ */
    117         {0xfc1f0000, 0x58000000},  /* BLEZL */
    118         {0xfc1f0000, 0x04000000},  /* BLTZ */
    119         {0xfc1f0000, 0x04100000},  /* BLTZAL */
    120         {0xfc1f0000, 0x04120000},  /* BLTZALL */
    121         {0xfc1f0000, 0x04020000},  /* BLTZL */
    122         {0xfc000000, 0x14000000},  /* BNE */
    123         {0xfc000000, 0x54000000},  /* BNEL */
    124         {0xfc000000, 0x08000000},  /* J */
    125         {0xfc000000, 0x0c000000},  /* JAL */
    126         {0xfc1f07ff, 0x00000009},  /* JALR */
    127         {0, 0}                     /* end of table */
     104        { 0xf3ff0000, 0x41000000 },  /* BCzF */
     105        { 0xf3ff0000, 0x41020000 },  /* BCzFL */
     106        { 0xf3ff0000, 0x41010000 },  /* BCzT */
     107        { 0xf3ff0000, 0x41030000 },  /* BCzTL */
     108        { 0xfc000000, 0x10000000 },  /* BEQ */
     109        { 0xfc000000, 0x50000000 },  /* BEQL */
     110        { 0xfc1f0000, 0x04010000 },  /* BEQL */
     111        { 0xfc1f0000, 0x04110000 },  /* BGEZAL */
     112        { 0xfc1f0000, 0x04130000 },  /* BGEZALL */
     113        { 0xfc1f0000, 0x04030000 },  /* BGEZL */
     114        { 0xfc1f0000, 0x1c000000 },  /* BGTZ */
     115        { 0xfc1f0000, 0x5c000000 },  /* BGTZL */
     116        { 0xfc1f0000, 0x18000000 },  /* BLEZ */
     117        { 0xfc1f0000, 0x58000000 },  /* BLEZL */
     118        { 0xfc1f0000, 0x04000000 },  /* BLTZ */
     119        { 0xfc1f0000, 0x04100000 },  /* BLTZAL */
     120        { 0xfc1f0000, 0x04120000 },  /* BLTZALL */
     121        { 0xfc1f0000, 0x04020000 },  /* BLTZL */
     122        { 0xfc000000, 0x14000000 },  /* BNE */
     123        { 0xfc000000, 0x54000000 },  /* BNEL */
     124        { 0xfc000000, 0x08000000 },  /* J */
     125        { 0xfc000000, 0x0c000000 },  /* JAL */
     126        { 0xfc1f07ff, 0x00000009 },  /* JALR */
     127        { 0, 0 }                     /* end of table */
    128128};
    129129
     
    273273                            breakpoints[i].counter, (void *) breakpoints[i].address,
    274274                            ((breakpoints[i].flags & BKPOINT_INPROG) ? "true" :
    275                             "false"), ((breakpoints[i].flags & BKPOINT_ONESHOT)
    276                             ? "true" : "false"), ((breakpoints[i].flags &
     275                            "false"), ((breakpoints[i].flags & BKPOINT_ONESHOT) ?
     276                            "true" : "false"), ((breakpoints[i].flags &
    277277                            BKPOINT_FUNCCALL) ? "true" : "false"), symbol);
    278278                }
     
    382382                smc_coherence(cur->address);
    383383
    384                 if (! (cur->flags & BKPOINT_ONESHOT)) {
     384                if (!(cur->flags & BKPOINT_ONESHOT)) {
    385385                        /* Set Breakpoint on next instruction */
    386386                        ((uint32_t *)cur->address)[1] = 0x0d;
     
    422422        }
    423423
    424         if ((cur) && (cur->address == fireaddr)
    425             && ((cur->flags & BKPOINT_INPROG))) {
     424        if ((cur) && (cur->address == fireaddr) &&
     425            ((cur->flags & BKPOINT_INPROG))) {
    426426                /* Remove one-shot breakpoint */
    427427                if ((cur->flags & BKPOINT_ONESHOT))
  • kernel/arch/mips32/src/mach/msim/msim.c

    r76d0981d r3bacee1  
    9494         * interrupts.
    9595         */
    96         dsrlnin_instance_t *dsrlnin_instance
    97             = dsrlnin_init((dsrlnin_t *) MSIM_KBD_ADDRESS, MSIM_KBD_IRQ);
     96        dsrlnin_instance_t *dsrlnin_instance =
     97            dsrlnin_init((dsrlnin_t *) MSIM_KBD_ADDRESS, MSIM_KBD_IRQ);
    9898        if (dsrlnin_instance) {
    9999                srln_instance_t *srln_instance = srln_init();
  • kernel/arch/mips32/src/mm/km.c

    r76d0981d r3bacee1  
    5151bool km_is_non_identity_arch(uintptr_t addr)
    5252{
    53         return iswithin(KM_MIPS32_KSSEG_START, KM_MIPS32_KSSEG_SIZE, addr, 1)
    54             || iswithin(KM_MIPS32_KSEG3_START, KM_MIPS32_KSEG3_SIZE, addr, 1);
     53        return iswithin(KM_MIPS32_KSSEG_START, KM_MIPS32_KSSEG_SIZE, addr, 1) ||
     54            iswithin(KM_MIPS32_KSEG3_START, KM_MIPS32_KSEG3_SIZE, addr, 1);
    5555}
    5656
Note: See TracChangeset for help on using the changeset viewer.